Quartus II是Altera公司于推出一款综合性PLD/FPGA开发软件,内置强大的综合器和仿【fǎng】真器,支持原理图、VHDL、VerilogHDL以【yǐ】及AHDL等【děng】多【duō】种设计文件的输入,可轻松完成从设【shè】计输入到【dào】硬件配置的整个PLD设计流程。欢迎下载体验【yàn】。
对于FPGA、CPLD以及结构化ASIC设计,quartus ii 11.0是性能和效能【néng】首【shǒu】屈一指的设计软件。软件支【zhī】持Altera名为Qsys的系统【tǒng】级集【jí】成工具新产品,实现了对Stratix® V FPGA系列的扩展支持,并且采用增【zēng】强后的调试方案加快了电路板开发。
1.自动定位编译错误;
2.高效的期间编程与验证工具;
3.功能强大的逻辑综合工具;
4.芯片(电路)平面布局连线编辑;
5.定时/时序分析与关键路径延时分析;
6.完备的电路功能仿真与时序逻辑仿真工具;
7.使用组合编译方式可一次完成整体设计流程;
8.可使用SignalTap II逻【luó】辑分析工具进行嵌入【rù】式的逻辑分析;
9.能生成第三方EDA软件使用的【de】VHDL网表文件和Verilog网表文件;
10.支持软件源文【wén】件的添加和创建,并将它们链接起【qǐ】来生成编程文件。
1.Altera Quartus II 作为一种可编程逻辑的设计环境, 由于其强【qiáng】大的设计能力和直观易用的接口,越来越受【shòu】到数字系统设【shè】计【jì】者的欢迎。
2.Quartus II提供了完全集成且与【yǔ】电路结构无【wú】关的开发包环境,具有数字逻辑设计的全部【bù】特性,包括:可利用原理图、结构框图、VerilogHDL、AHDL和VHDL完成电路【lù】描述,并将其保存为设计实体文件;芯片【piàn】(电路)平面【miàn】布【bù】局连线编辑等功能!
Quartus ii简介:
Quartus II 是Altera公司的综合性PLD/FPGA开发【fā】软件,原理图、VHDL、VerilogHDL以及AHDL(Altera Hardware 支持Description Language)等多【duō】种设计输入形【xíng】式,内嵌自有的综合【hé】器以及仿真器,可以完成从设计输入到硬件配置的完整【zhěng】PLD设计流程